Also published as:

WO9324957 (A1)

# SEMICONDUCTOR DEVICE

Patent number:

JP5335656

**Publication date:** 

1993-12-17

Inventor:

SHIBATA SUNAO; others: 04

Applicant:

SUNAO SHIBATA; others: 02

Classification:

- international:

H01L49/00; H01L27/10

- european:

**Application number:** 

JP19920160187 19920527


Priority number(s):

# Abstract of JP5335656

PURPOSE: To achieve synapse connection with a low power consumption and a small number of elements by allowing a resistance at a node which is connected to the extended part of a second floating gate electrode to have a value which is larger than the operation resistance value of a tunnel connection which feeds charge to and obtains it from a third floating gate

electrode part.

CONSTITUTION: A high-resistance node 111 is placed between a MOS-type transistor floating gate 107 and a second floating gate 112 and a constant amount of charge is injected to the second floating gate 112 for each pulse which is applied to an input gate 109. The charge is slowly fed to the floating gate 107 of a synapse circuit 104 via the high-resistance node 111. As a result, the constant amount of charge can be injected for each pulse. The injection of charge to the floating gate or the release of charge of a floating gate 103 can be accurately controlled according to the number of pulses and the weight value of synapse can be controlled precisely.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-335656

(43)公開日 平成5年(1993)12月17日

(51)Int.Cl.5

識別配号

451

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 49/00

Z 8728-4M

27/10

8728-4M

審査請求 未請求 請求項の数15(全 21 頁)

(21)出願番号

特願平4-160187

(22)出願日

平成 4年(1992) 5月27日

(71)出願人 591022117

柴田 直

宫城県仙台市太白区日本平5番2号

(71)出願人 000205041

大見 忠弘

宮城県仙台市青葉区米ケ袋2-1-17-

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 柴田 直

宫城県仙台市太白区日本平5番2号

(74)代理人 弁理士 福森 久夫

最終頁に続く


## (54)【発明の名称】 半導体装置

# (57)【要約】

(修正有)

【目的】少数の素子によってシナプス結合が構成でき、 電力消費が非常に少なく、神経回路網の高集積化、低電 力化が可能となる。高精度のシナプス加重値の変更がで き、実用的なレベルのニューロンコンピュータチップを 実現できる。

【構成】 フローティングゲート電極と第2絶縁膜を介 して容量結合する複数の第1の入力ゲート電極を有し、 前記第1の入力ゲート電極の1つにソース電極が接続さ れた第1のMOS型トランジスタを有し、第1のMOS には電位的にフローティング状態にある第2のフローテ ィングゲート電極が設けられ、第2のフローティングゲ ート電極の延在部に接続部を介して電気的に接続された 第3のフローティングゲート電極を有し、第3のフロー ティングゲート電極部に電荷を出し入れするトンネル接 合部を有するMOS型半導体装置において、少なくとも 接続部の抵抗が前記トンネル接合の動作抵抗値よりも大 きな値を有するよう構成する。



#### 【特許請求の範囲】

【請求項1】 基体上に一導電型の第1の半導体領域を 有し、この領域内に設けられた反対導電型の第1のソー ス及び第1のドレイン領域を有し、前記第1のソース、 及び第1のドレイン領域を隔てる領域に第1の絶縁膜を 介して設けられた電位的にフローティング状態にある第 1のフローティングゲート電極を有し、前記第1のフロ ーティングゲート電極と第2の絶縁膜を介して容量結合 する複数の第1の入力ゲート電極を有し、前記第1の入 カゲート電極の1つにソース電極が接続された第1のM OS型トランジスタを有し、前記第1のMOS型トラン ジスタには電位的にフローティング状態にある第2のフ ローティングゲート電極が設けられ、前記第2のフロー ティングゲート電極の延在部に接続部を介して電気的に 接続された第3のフローティングゲート電極を有し、前 記第3のフローティングゲート電極部に電荷を出し入れ するトンネル接合部を有するMOS型半導体装置におい て、少なくとも前記接続部の抵抗が前記トンネル接合の 動作抵抗値よりも大きな値を有するよう構成されたこと を特徴とする半導体装置。

【請求項2】 前記接続部が、前記第2及び/もしくは 前記第3のフローティングゲート電極とは異った抵抗率 をもった材料で構成されていることを特徴とする請求項 1に記載の半導体装置。

【請求項3】 前記接続部、前記第2及び第3のフローティングゲート電極が略々等しい抵抗率をもった材料で構成されていることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記接続部に第3の絶縁膜を介して設けられたゲート電極を有し、前記ゲート電極に加えられる電圧により、前記接続部の抵抗値が変化するよう構成されたことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。

【請求項5】 前記第1のMOS型トランジスタが、前記第2のフローティングゲート電極と第4の絶縁膜を介して容量結合する少なくとも一個の第2の入力ゲートを有し、前記第2の入力ゲートに高レベル又は低レベルの2つの電位レベルの信号を伝達する第1の配線が接続されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。

【請求項6】 前記第1のMOS型トランジスタがNチャネル型であり、そのソース電極がPチャネル型の第2のMOS型トランジスタを介して、低レベルの電圧を供給する電源ラインに接続されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置

【請求項7】 前記第1のMOS型トランジスタがPチャネル型であり、そのソース電極がNチャネル型の第3のMOS型トランジスタを介して、高レベルの電圧を供給する電源ラインに接続されていることを特徴とする請

求項1乃至請求項6のいずれか1項に記載の半導体装置。

【請求項8】 前記第2のMOS型トランジスタが第4 のフローティングゲート電極を有し、前記第2及び第4 のフローティングゲート電極が電気的に接続されている ことを特徴とする請求項6に記載の半導体装置。

【請求項9】 前記第1のMOS型トランジスタのソース及びドレインのいずれか一方の電極がNチャネル型の第4のMOS型トランジスタを介して低レベルの電圧を供給する電源ラインに接続され、もう一方の電極がPチャネル型の第5のMOS型トランジスタを介して高レベルの電圧を供給する電源ラインに接続されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。

【請求項10】 前記第4及び第5のMOS型トランジスタのゲート電極が互に電気的に接続されていることを特徴とする請求項9に記載の半導体装置。

【請求項11】 前記第1のMOS型トランジスタのソース及び基体が互に電気的に接続されていることを特徴とする請求項1乃至請求項10のいずれか1項に記載の半導体装置。

【請求項12】 前記第1及び第2のMOS型トランジスタの半導体基体がそれぞれのソース電極と電気的に接続されていることを特徴とする請求項6乃至請求項8のいずれか1項に記載の半導体装置。

【請求項13】 前記第1の配線が互に平行に複数本配置され、それと直交する方向に前記第1のフローティングゲート電極が互に平行に複数本配置されたことを特徴とする請求項1乃至請求項12のいずれか1項に記載の半導体装置。

【請求項14】 前記第1のフローティングゲート電極が少なくとも1つのMOS型トランジスタのソースもしくはドレインに接続されていることを特徴とする請求項1万至請求項13のいずれか1項に記載の半導体装置。

【請求項15】 前記第2及び第4の絶縁膜が、前記第 1の絶縁膜の誘電率よりも大きな誘電率を有する絶縁材 料で形成されていることを特徴とする請求項1乃至請求 項14のいずれか1項に記載の半導体装置。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、半導体装置に係わり、 特に神経回路網コンピュータ(ニューロンコンピュー タ)を実現するための高機能半導体集積回路装置を提供 するものである。

#### [0002]

【関連技術】半導体の集積回路技術は実に驚くべき速度 で進んでおり、例えばダイナミック・メモリを例にとる なら、4メガビットから16メガビットがすでに量産体 制にあり、64メガビット以上の容量をもった超々高密 度メモリも研究レベルでは実現されつつある。64メガ ビットメモリは、せいぜい1 cm四方のシリコンチップ上に実に約1億2000万個ものMOSトランジスタが集積されている。このような超高集積化技術はメモリ回路ばかりでなく論理回路にも応用され、32ビットから64ビットのCPUをはじめとする、様々な高機能論理集積回路が開発されている。

【0003】しかし、これらの論理回路はデジタル信 号、すなわち「1」と「0」という2値の信号を用いて 演算を行なう方式を採用しており、例えばコンピュータ を構成する場合は、ノイマン方式といって、あらかじめ 決められたプログラムに従って1つ1つ命令を実行して いく方式である。このような方式では単純な数値計算に 対しては非常に高速な演算が可能であるが、パタン認識 や画像処理といった演算には膨大な時間を要する。さら に、連想、学習といったいわば人間が最も得意とする情 報処理に対しては非常に不得手であり、現在様々なソフ トウェア技術の研究が行なわれているが、はかばかしい 成果は得られていないのが現状である。ここで、これら の困難を一挙に解決するため、生物の脳の機能を研究 し、その機能を模倣した演算処理の行なえるコンピュー タ、すなわち神経回路コンピュータ(ニューロンコンピ ュータ)を開発しようというまた別の流れの研究があ

【0004】このような研究は、1940年代より始まっているが、ここ数年来非常に活発に研究が展開されるようになった。それはLSI技術の進歩にともない、このようなニューロンコンピュータのハードウェア化が可能となったことによる。

【0005】しかしながら、現状の半導体LSI技術を 用いてニューロンコンピュータをLSIチップ化するに はまだまだ様々な問題があり、実用化のメドはほとんど たっていないのが実情である。

【0006】LSI化における技術的な問題がどこにあるのかを以下に説明する。

【0007】人間の脳は極めて複雑な構造を有し、非常に高度な機能を有しているが、その基本的な構成は非常に単純である。すなわち、ニューロンと呼ばれる演算機能をもった神経細胞と、その演算結果を他のニューロンに伝える、いわば配線の役割を担った神経繊維とから構成されている。

【0008】この脳の基本単位の構成を簡略化してモデルで描いたのが図9である。901a,901b,901cはニューロンであり、902a,902b,902cは神経繊維である。903a,903b,903cはシナプス結合とよばれ、例えば神経繊維902aを伝わって来た信号にwaという重みをかけ、ニューロン901aに入力する。ニューロン901aは入力された信号強度の線形和をとり、それらの合計値がある閾値をこえると神経細胞が活性化し、神経繊維902bに信号を出力する。合計値が閾値以下だとニューロンは信号を出力する。合計値が閾値以下だとニューロンは信号を出力

しない。合計値が閾値以上になって、ニューロンが信号を出すことを、そのニューロンが「発火した」と言う。 【0009】実際の脳では、これらの演算、信号の伝搬、重みのかけ算等すべて電気化学現象によって行われており、信号は電気信号として伝送・処理されている。人間が学習する過程は、シナプス結合における重みが変化していく過程としてとらえられている。すなわち、様々な入力信号の組合せに対し、正しい出力が得られるよう重みが徐々に修正され、最終的に最適の値に落ち着くのである。つまり人間の英知はシナプスの重みとして脳に刻みつけられているのである。

【0010】数多くのニューロンがシナプスを介して相互に接続され1つの層を形成している。これらが人間の脳では、6層重ね合わされていることが分かっている。このような構造、機能を半導体デバイスを用いてLSIシステムとして実現することが、ニューロンコンピュータ実現の最も重要な課題である。

【0011】図10(a)は、1つの神経細胞、すなわち1個のニューロンの機能を説明する図面であり、1943年にMcCullockとPitts(Bull:Math. Biophys. Vol. 5, p.115(1943))により数学的モデルとして提案されたものである。現在もこのモデルを半導体回路で実現し、ニューロンコンピュータを構成する研究が盛んに進められている。 $V_1$ ,  $V_2$ ,  $V_3$ , …,  $V_n$ は、例えば電圧の大きさとして定義されるn個の入力信号であり、他のニューロンから伝達された信号に相当している。 $w_1$ 、 $w_2$ 、 $w_3$ 、…、 $w_n$ はニューロン同士の結合の強さを表す係数で、生物学的にはシナプス結合と呼ばれるものである。ニューロンの機能は各入力 $V_i$ に重み $w_i$ ( $i=1\sim n$ )をかけて線形加算した値Zが、ある所定の関値 $V_{TH}$ \*より大となったときに「1」を出力し、また関値 $V_{TH}$ \*より大のときに「0」を出力するという動作である。

これを数式で表せば、 【0012】

【数1】

$$Z = \sum_{i=1}^{n} \mathbf{w}_{i} V_{i} \qquad \cdots \qquad (1)$$

$$V_{i} = V_{i} (7) V_{i} (7)$$

 $V_{out} = 1 (Z > V_{TH}^*)$  ... (2) 0 (Z <  $V_{TH}^*$ ) ... (3) となる。

【0013】図10(b)は、Zと $V_{out}$ の関係を表したものであり、Zが $V_{TH}$ \*より十分大きいときは1、十分小さいときは0を出力している。

【0014】さて、このようなニューロンをトランジスタの組合せで実現しようと思えば、数多くのトランジスタを必要とするばかりか、加算演算を各信号を電流値に変換してこれを足し合わせることにより行うため、多くの電流が流れ多大のパワーを消費することになる。これでは高集積化は不可能である。この問題は、ニューロン

MOSFET (v MOSと略) の発明(発明者: 柴田 直、大見忠弘、特願平1-141463号) により解決 された。

【0015】この発明はたった1つのトランジスタでニューロンの働きの主要機能を果たすことができ、しかも 電圧信号をそのまま加算演算することができるため、ほとんど電力消費がないという画期的なものである。図11(a)はvMOS断面構造の一例を簡略化して示したものであり、1101は例えばP型のシリコン基板、1102、1103はN+拡散層で形成されたソース及びドレイン、1104はチャネル領域上に設けられたゲート絶縁膜(例えばSiO2など)、1106は電気的に絶縁され電位的にフローティングの状態にあるフローティングゲート、1107は例えばSiO2等の絶縁膜、1108( $G_1$ ,  $G_2$ ,  $G_3$ ,  $G_4$ )は入力ゲートでありニューロンの入力に相当する。

【0016】図11(b)はその動作を説明するために さらに簡略化した図面である。各入力ゲートとフローティングゲート間の容量結合係数を $C_{\rm C}$ 、フローティングゲートとシリコン基板間の容量結合係数を $C_{\rm O}$ とする と、フローティングゲートの電位Zは、

$$Z = -w (V_1 + V_2 + V_3 + V_4) \cdots (4)$$

$$W \equiv C_G / (C_O + 4 C_G) \qquad \cdots (5$$

とあらわされる。但しここで、 $V_1$ ,  $V_2$ ,  $V_3$ 、 $V_4$ はそれぞれ入力ゲート $G_1$ ,  $G_2$ ,  $G_3$ ,  $G_4$ に入力されている電圧であり、シリコン基板の電位は0 V、すなわちアースされているとした。

【0017】この $\nu$  MOSはフローティングゲートをゲート電極とみれば通常のNチャネルMOSトランジスタであり、このフローティングゲートからみた閾電圧(基板表面に反転層が形成される電圧)を $V_{TH}$ \*とすると、 $Z>V_{TH}$ \*で上記 $\nu$  MOSはオンし、 $Z<V_{TH}$ \*ではオフする。つまりこの $\nu$  MOS1109を1つ用いて例えば同図(c)のようなインバータ回路を組めば簡単に1 $\nu$  かのニューロンの機能が表現できるのである。1110、111はインバータを構成するための抵抗、1112はNMOSトランジスタである。同図(d)は、 $V_{Out1}$ ,  $V_{Out2}$ をZの関数として示したものであり、 $Z>V_{TH}$ \*の入力に対し $V_{Out2}$ は $V_{DD}$ のハイレベルの電圧を出力している。つまりニューロンが発火した状態を実現している。

【0018】(4)式で示したように、ニューロンへの入力が電圧レベルで加算され、その線形和が閾値以上になるとニューロンが発火するという基本的な動作がたった1つのvMOSによって実現されているのである。電圧モードの加算を行なうので、入力部で流れる電流はコンデンサの充放電電流のみであり、その大きさは非常に小さい。一方、インバータでは、ニューロン発火時に直流電流が流れるが、これは、負荷として、抵抗1110を用いているためであり、前記発明(特願平1-141

463号)によるCMOS構成のvMOSゲートを用いれば、この直流電流はなくすことができる。

【0019】図12は、CMOS構成の一例を示す図面 である。図12(a)はCMOSニューロンゲートの断 面構造を模式的に表したものであり、1201はP型シ リコン基板、1202はn型のウェル、1203a, 1 203bはそれぞれN+型のソース及びドレイン、12 04a, 1204bはそれぞれP<sup>+</sup>型のソース及びドレ イン、1205はフローティングゲート、1206a~ dはそれぞれ入力ゲートの電極である。1207,12 08は例えばSiO。等の絶縁膜、1209はフィール ド酸化膜である。同図(b)は1個のニューロン回路を 構成した例であり、1210は同図 (a) のCMOSニ ューロンゲートを記号であらわしたものであり、符号を 付した部分は同図(a)の番号と対応している。121 1はCMOSのインバータであり、1212、1213 はそれぞれNMOS及びPMOSのトランジスタであ る。また、1214はニューロンの出力である。

【0020】以上の様に、少数の素子で1ヶのニューロンが構成でき、しかもパワー消費が非常に少ないためν MOSはニューロンコンピュータを実現する上で、不可欠な素子となっているのである。

【0021】しかしながら、ニューロンコンピュータを 実現するには、ニューロン以外のもう1つ重要な要素、 すなわちシナプスも構成する必要がある。図13は、従 来技術で構成したシナプス結合も含むニューロン回路の 基本構成の一例である。

【0022】1301は例えば図11(c)に示したようなニューロン回路であり、1302は他のニューロンの出力信号を伝える配線である。1303はシナプス結合回路であり、入力信号に重みを付与するための回路である。NMOSトランジスタ1304のソース1306に負荷抵抗(R+R $_{\rm x}$ )を接続したソースフォロワー回路となっている。従って、NMOSトランジスタのゲート電極1305に発火したニューロンの出力電圧 $V_{\rm s}$ が印かされると、ソース1306には、 $V_{\rm s}-V_{\rm TH}$ なる電圧が出てくる(ここで $V_{\rm TH}$ は、NMOSトランジスタ1304の閾電圧である。)。

【0023】例えば、 $V_{TH}$ =0のMOSトランジスタを用いたとすると、ソース1306の電位は $V_s$ と等しくなり、この電圧が2つの抵抗R, $R_x$ で分割されてシナプス結合回路の出力電圧となり、結線1307によってニューロン1301に伝えられる。この出力電圧は、 $V_s$ ・ $R_x$ / (R+R\_x) となり、 $R_x$ / (R+R\_x) なる重みが信号電圧 $V_s$ に掛けられたことになる。 $R_x$ の値を可変にすることにより重みを変更することができる

【0024】図14(a)は可変抵抗の実現方法の一例を示したものである。例えば、1つのMOSトランジスタ1401のゲートに一定の電圧 $V_{GG}$ を印加してやれ

ば、このトランジスタは1つの抵抗の働きをする。 $V_{GG}$ の値を変化させることによりその抵抗値を変化させることができる。

【0025】また、同図 (b) は、 $V_{GG}$ の値を制御する回路の一例を示したもので、4 ビットのバイナリーカウンタ1402 とD/A コンバータ1403 とから構成されている。シナプスの結合強さは、4 ビットの2 進数で表現され、それが、D/A コンバータ1403 によってアナログ電圧に変換され $V_{GG}$  の値として出力される。シナプス結合強度を強めるには、制御信号によりカウンタの値をカウントダウンさせ、 $V_{GG}$  の値を小さくすればよい。逆にシナプス結合強度を弱めるには、カウントアップさせ、 $V_{GG}$  の値を大きくしてやればよい。

【0026】さて、図13及び図14に示したようなシナプス結合回路を用いた場合の問題点を次に説明する。

【0027】まず、第1の問題点は図13で重みを発生 させるのに抵抗による電圧分割を用いている点である。 この方式ではこの抵抗に常に電流を流し続けることによ って、重みを掛けた出力電圧を保持しているため、常時  $V_S^2/(R+R_x)$  の電力を消費することになる。こ れでは、たとえニューロン1301における消費電力を vMOSの応用により減少させても回路全体としての消 費電力は決して小さくならない。一層がn個のニューロ ンからなる2層の神経回路網を考えると、シナプス結合 の数はn² 個となりニューロンの数よりシナプスの数の 方が圧倒的に多いのである。従って、常時電流を流し続 けなければならないシナプス結合回路を用いる限り、実 用的な規模の神経回路網を構成することは消費電力が過 大となり、事実上設計不可能となっている。 $R+R_x$ の 値を十分大きくすることにより消費電力を減少させるこ とはできなるが、こうした場合Cout を充放電するため の時定数が非常に大きくなり、シナプス回路の動作速度 が著しく劣化することになる。

【0028】第2の問題点は、結合の問題の重みを決める、図14(b)に示した回路が多数の素子を必要とし、高集化できないという事実である。学習機能を有する神経回路網を構成するためには、各シナプス結合の強さは適宜変更ができ、かつその変更した値を記憶しておく必要がある。同図では、このために4ビットのバイナリーカウンターを用いているが、これだけでも最低30個程度のMOSトランジスタを必要とする。さらにD/Aコンバータを構成するためにも多くの素子を必要とする。さらにこれらの回路が、1つのシナプス結合当り、さらに多くの電力を消費することになり、消費電力の面からも不利となるのである。

【0029】シナプス構成に必要な素子数を低減させる 方法として、フローティングゲート型のEPROMやE <sup>2</sup> PROMの不揮発性メモリを用いる方法が提案されて いる。これらのデバイスは、フローティングゲート内の 電荷の量によって、その閾値が変化するため、電荷の量 によってアナログ的に重みを記憶することができる。一個のトランジスタで重みを記憶できるため1つ1つのシナプス回路は、図14(b)の回路にくらべて小さくすることができる。しかしながら、これを重みとして読み出し、前段のニューロンの出力に乗算するためには、やはり相当複雑な回路を必要とする。例えば、2つのE2PROMメモリセルを用いた差動増幅回路を構成し〔D. Soo and R. Meyer, "A Four-Quadrant NMOS Analogue Multiplier," IEEE J. Solid State Ciruits, Vol. sc-17, No. 6, Dec. , 1982〕、重みを掛けた結果を電流信号として読み出すことになる。回路の大幅な簡単化を達成できないばかりか、常時電流を流すことにより重みの掛け算を行うため消費電力が非常に大きくなり、やはり大規模ニューラルネットワーク構成には用いることができない。

【0030】さらに重大な問題点を図15に示す。

【0031】図15(a)はトンネル接合を有するE<sup>2</sup> PROMセルの閾電圧(V<sub>TH</sub>)を、データ書き込み用のパルスの数の関数として示したものである。プログラム電圧は19.5 Vであり、パルスの幅、5 m s e c である。プログラム用の制御電極に正のパルスを加えると電子がフローティングゲート内に注入され閾値は正方向にシフトする。逆に負のパルスを印加すると電子がフローティングゲートから放出されて、閾値は負の方向にシフトする。図から明らかな様に、最初の一個のパルスによって閾値は大きくシフトし、その後のパルスによっては非常にわずかしか変化していないことが分る。これでは、閾値を細く変化させて、シナプスの重みを、数多くのレベルに調整することは不可能である。

【0032】この原因は次の様に説明することができる。

【0033】図15(b)は、正のプログラム電圧をステップ関数的に印加したときの、フローティングゲートに注入される電子の数(n)の時間変化の様子を示したものである。電圧印加の初期に数多くの電子が注入され、その後はほとんど増加しないことが分る。これは、電荷注入の基本となっている。絶縁膜中を流れるFowler-Nordheim Tunnelingという電流が、

[0034]

【数 2 】

I ○ V² exp (-b) という式に従って、絶縁膜両端の電位をVに依存するためである。即ち、初期のトンネル電流によってフローティングゲート内の電子の数が増加すると、これによってフローティングゲートの電位が下り、Vが小さくなり、その結果としてトンネル電流が指数関数的に減少してしまうからである。トンネル電流を一定値に制御し、シナプス加重を精度よく変更するには、フローティングゲート内の電荷の数に応じてパルス電圧の大きさやパルス幅を精度よくコントロールする必要があり、さらに多くの

回路を要する結果となる。

【0035】要するに、従来知られた技術では、低消費 電力化、高集積化、さらにシナプス加重の精度のいずれ の面からも神経回路網の構成はほとんど不可能と言わざ るを得ない。従って、従来の技術ではニューロンコンピ ュータを実現することはできないのである。

#### [0036]

【発明が解決しようとする課題】そこで本発明は、この ような問題点を解決するためになされたものであり、消 費電力が非常に小さく、かつ少数の素子でシナプス結合 が実現でき、高集積度、シナプス加重の高精度、低消費 電力のニューロンコンピュータチップを実現することの できる半導体装置を提供するものである。

#### [0037]

【課題を解決するための手段】本発明の半導体装置は、 基体上に一導電型の第1の半導体領域を有し、この領域 内に設けられた反対導電型の第1のソース及び第1のド レイン領域を有し、前記第1のソース、及び第1のドレ イン領域を隔てる領域に第1の絶縁膜を介して設けられ た電位的にフローティング状態にある第1のフローティ ングゲート電極を有し、前記第1のフローティングゲー ト電極と第2の絶縁膜を介して容量結合する複数の第1 の入力ゲート電極を有し、前記第1の入力ゲート電極の 1つにソース電極が接続された第1のMOS型トランジ スタを有し、前記第1のMOS型トランジスタには電位 的にフローティング状態にある第2のフローティングゲ ート電極が設けられ、前記第2のフローティングゲート 電極の延在部に接続部を介して電気的に接続された、第 3のフローティングゲート電極を有し、前記第3のフロ ーティングゲート電極部に電荷を出し入れするトンネル 接合部を有するMOS型半導体装置において、少なくと も前記接続部の抵抗が前記トンネル接合の動作抵抗値よ りも大きな値を有するよう構成されたことを特徴とす る。

# [0038]

【作用】本半導体装置は、少数の素子によってシナプス 結合が構成でき、しかも電力消費が非常に少ないため、 神経回路網の高集積化、低電力化が可能となる。さらに 高精度のシナプス加重値の変更が可能となり、これによ って初めて実用的なレベルのニューロンコンピュータチ ップを実現することができるのである。

## [0039]

【実施例】(第1の実施例)本発明の第1の実施例を図 1を用いて説明する。

【0040】図1(a)は、第1の実施例を示す回路図 であり、図において101はニューロン回路であり、例  $V_{TN} < V_{TP}$ 

の条件に設定してある。

【0048】今、NMOS105、PMOS106に流

 $I_{N} = (1/2) \cdot \beta_{N} (V_{GS} - V_{TN})^{2}$ 

えば図11や図12に示した回路を用いればよい。より 低消費電力化を求めるならば、図12の回路を用いた方 が好ましい。102a~102dは、ニューロン回路の 入力端子であり、例えば図12の回路であれば1206 a~1206dに対応している。103はニューロンの 出力信号を伝える配線であり、例えば図12に示したよ うなニューロン回路の出力端子1214に接続されてお り、そのニューロンが発火しているか否かに従ってVpp またはOVの電位を保持している。104は1つのニュ ーロンの出力103と1つのニューロン101の入力1 02aを接続するシナプスの働きをする回路である。

【0041】次に104のシナプス回路について説明を 行う。

【0042】105はNチャネルのvMOS、106は PチャネルのνMOSであり、それぞれのフローティン グゲート107は電気的に接続されている。108は、 vMOSのフローティングゲート107とコンデンサー C。で容量結合している入力ゲートであり、前段のニュ ーロンの出力線103に接続されている(その電位をV aで表わす)。

【0043】109は、フローティングゲート112 と、コンデンサC<sub>b</sub>によって容量結合する入力ゲートで あり、シナプスの重み変更用の信号線110に接続され ている。

【0044】一方、vMOSのフローティングゲート1 07は111の抵抗R。を介して、やはり電位的にフロ ーティングのゲート112に接続されている。114 は、例えば膜厚100ÅのSiO2 膜等の絶縁膜113 を間に挟んで設けられた、電荷注入用の電極であり、そ の端子には必要に応じてバイアスが印加されるよう構成 されている。

【0045】本回路の動作を説明するために、その主要 部分の1つであるN-vMOS105とP-vMOS1 06を直列接続した回路の動作についてまず説明する。

【0046】図1(b)は、フローティングゲート10 7を入力端子V,,,として独立させて、説明用に描いた図 面となっている。この回路の入出力特性、即ちVout と Vinの関係について述べる。

【0047】一般に、MOS型トランジスタでは、キャ リアの流れだす方の電極をソース、キャリアの流れ込む 電極をドレインと呼んでいる。従ってNMOSでは電子 の流れ出す低電位側がソースであり、高電位側がドレイ ンと呼ばれる。また、PMOSでは、ホールが流れだす 高電位側がソースであり、低電位側がドレインである。 また、NMOS, PMOSのVinからみたしきい値電圧 はそれぞれVTN、VTPであり、本実施例では、例えば、

れる電流をそれぞれIN・IPとすると、いずれのトラ ンジスタも飽和領域で動作しているので

$$I_{P} = (1/2) \cdot \beta_{P} (V_{GS} - V_{TP})^{2}$$
 (3)

となる。ここで、

 $\beta_{N} = (W/L)_{N} \mu_{N} C_{OX}$  $\dot{\beta}_{P} = (W/L)_{P} \mu_{P} C_{OX}$ 

(W/L)<sub>N</sub>:NMOSのチャネル幅Wとチャネル長L の比

(W/L)<sub>P</sub>:PMOSのチャネル幅Wとチャネル長L D比

μ<sub>N</sub>:電子のチャネル移動度

$$=$$
  $I_P$ となる条件で回路が安定する。即ち、この時、 $V_{GS}$   $=$   $V_{in}$   $V_{out}$   $=$   $V_{T}$  となる。但し、 $V_{T}$ は図より 【 $0$   $0$   $4$   $9$ 】

図1 (c)は、 $I_N$  、 $I_P$ と $V_{GS}$ の関係を示したもので

あり、Vinに一定電圧が入力されているときは、IN

μρ: ホールのチャネル移動度

$$V_{T} = \frac{\sqrt{\beta_{R}} V_{TN} + V_{TP}}{\sqrt{\beta_{R}} + \sqrt{\beta_{R}}} \cdots (4)$$

で与えられる。

【0050】(1)式の条件 $V_{TN}$  <  $V_{TP}$ は、図1(c)で $I_N$ と $I_P$ の曲線が交点を持つための必要十分条件である。

【
$$0051$$
】従って、 $V_{out}$ は  $V_{out} = V_{in} - V_{T}$  (5) となる。

【 0 0 5 2 】即ち、電圧ゲインが 1 の増幅器が実現できる。

【0053】 $今、V_{in}$ が低い電位に変化したとする。即ち、

$$V_{\text{out}} > V_{\text{in}} - V_{\text{T}}$$
 となったとすると、

 $V_{GS} = V_{in} - V_{out} < V_{T}$ 

となる。この時、図1 (c) より明らかなようにPMO Sにはより多くの電流が流れ、NMOSに流れる電流は減少する。特に、 $V_{GS}$ < $V_{TN}$ となるとNMOSはカットオフし、電流が全く流れなくなる。

【0054】このようにして、Coutline は急速にPMOSにより放電し、 $V_{out}$ は $V_{in}$ の変化に 追随し、再び $V_{out}=V_{in}-V_{T}$ となったところ で落ちつくことになる。

【0055】逆に、Vinが高電位側に変化し $V_{out}$  <  $V_{in}$   $-V_{T}$  となったときには $V_{GS}$  =  $V_{in}$  -  $V_{out}$  >  $V_{T}$  となり、今度はPMOSがOFF 状態に近づき、NMOS

には大きな電流がながれて $C_{out}$ が急速に充電されるため、 $V_{out}$ は上昇し再び $V_{out} = V_{in} - V_{T}$ となったところで落ちつく。

【0056】以上のように、 $C_{out}$ の充・放電がそれぞれNMOSトランジスタとPMOSトランジスタのオンによって行われるため、高速の充放電が可能であり、高速で変化する入力信号に応答することができる。特に $\beta_N = \beta_P$ と設定してやるとNMOSとPMOSの電流駆動能力が等しくなり、充放電の速度が等しく、回路の高速化には特に有利である。

【0057】これは従来例にない大きな特徴である。例えば、図13の従来例では、 $C_{out}$ の充放電時間はそれぞれ $R \cdot C_{out}$ 及び $R \times \cdot C_{out}$ で決まっており、Rや $R \times x$ を小さくしない限り充放電時間を小さくすることはできなかった。しかし、これらの抵抗値を小さくすると電圧ゲインが小さくなると共に消費電力が抵抗値に反比例して大きくなる等の問題があった。

【0058】本発明ではトランジスタの $\beta_N$ 、 $\beta_P$ を大きくすることにより幾らでも充放電の時間を短くすることが可能である。しかも、 $\beta_N$ 、 $\beta_P$ の値を大きくとっても電圧ゲインは常に1であり、小さくなることはない。しかも消費電力は図1 (c) より定常的に流れる電流が、

[0059]

【数4】

$$I = (1/2) \cdot \beta_{N} \left( \frac{V_{TN} - V_{TP}}{\sqrt{\beta_{R}} + 1} \right)$$
 (6)

で与えられるので $V_{TN}$ と $V_{TP}$ の値をほぼ等しくすることで電流 I は幾らでも小さくすることができ、回路動作速度とは無関係に消費電力を一定の小さな値、あるいはほぼ 0 にすることが可能である。

【0060】以上述べたように、本発明の回路により、

- 従来のシナプス回路が持っていた消費電力が大きくなる という問題を解決することができた。

【0061】以上の説明では、図1(b)に示すNMO Sの閾値 $V_{TN}$ 、PMOSのしきい値 $V_{TP}$ が、 $V_{TN}$ < $V_{TP}$ となる場合について説明したが、これを

 $V_{TN} = V_{TP}$ と設定してもよい。

【0062】こうすれば、(6)式より消費電力をゼロ とすることができる。

【0063】あるいは、NMOSの閾値 $V_{TN}$ 、PMOS のしきい値Vrpは、

(7)  $V_{TP}$  <  $V_{TN}$ と設定してもよい。この場合は、図1(d)に示したよ うに $I_N$ ,  $I_p$ の特性は交点を持たないため $V_{cs}$ は  $V_{TP}$  <  $V_{GS}$  <  $V_{TN}$ の範囲で任意の値をとることになる。即ち、 $V_{out}$ は  $V_{in} - V_{TN} < V_{out} < V_{in} - V_{TP}$ の間のいずれかの値に落ちつくことになるが一定値とな る保障はない。つまり、上記の範囲で値の不確定性を持 つことになる。回路動作上、この値の不確定性が許され る範囲であれば(7)式の条件を採用してもよい。この 場合、定常的に流れる電流は完全にゼロになるため、ほ とんど電力消費のない回路が実現できる。

【0064】また $V_{TP}$ と $V_{TN}$ を  $V_{TP}$ < $V_{TN}$  の関係を 満たしつつ、V<sub>TP</sub>≒V<sub>TN</sub>としてやれば、(8)式で表さ れるVoutの値の不確定性は十分小さくすることがで

【0065】また、 $V_T$ の値は(4)式で与えられるが  $V_{TN}$ 、 $V_{TP}$ 、 $\beta_R$ の値を適宜設定して、 $V_T = 0$ とするこ とも可能である。例えば、 $\beta_R = 1$ 、 $V_{TN} = -1 V$ 、VTP=1 Vとすれば、Vout=Vinとなり、入力電圧と等 しい値を出力側に取り出すことができる。また、この他  $V_T = 0$ とするために、 $V_{TN}$ 、 $V_{TP}$ 、 $\beta_R$ に対しいかなる 値を組み合わせてもよいことは言うまでもない。

【0066】このように設定すれば、常にV<sub>in</sub>=V<sub>out</sub> となり、フローティングゲートの電位を直接Vout に読 み出すことができる。即ち、図1 (a) のニューラルネ ットワークでは、フローティングゲート107の値がニ ューロン101の1つの入力端子102aへの入力信号 となるのである。

【0067】次にフローティングゲート107の電位φ F. の値を求める。図1 (e) はその為に描いた回路図で  $ba_0$   $c_0 = C_{on} + C_{on} c_0 b_1 c_0 c_0$ それぞれフローティングゲート107とNMOS10 5、PMOS106の反転層の間の容量であり、それぞ れのゲート酸化膜容量に等しい。

【0068】本回路の通常の動作状態においては、NM OS, PMOS共に反転層が形成されており、その電位 はソースの電位、即ち $V_{out}$  に等しい。特に(4)式の  $V_T$ を、 $V_T = 0$  とした場合には、定常状態では $V_{out}$  $= \phi_F$  であり、 $C_o$ の両端にかかる電位差は0となる。 つまりCoの効果は無視することができる。CE はフロ ーティングゲート112と電荷注入ゲート114(その 電位をV<sub>E</sub>とする)との間の容量である。

【0069】フローティングゲートに蓄えられている電 荷の量をQ」とすると、φ」は、

[0070]

【数 5 】

$$\phi_{F} = \frac{C_{a} V_{a} + C_{b} V_{b} + C_{E} V_{E} + C_{0} V_{out} + Q_{F}}{C_{a} + C_{b} + C_{E} + C_{0}} \dots (9)$$

と表される。

【0071】通常のニュートラルネットワークの動作状 態、即ち、学習によって重みを変える操作を行っていな いときは、例えば $V_b = V_E = 0$ とする。そうすれば (9) 式より,

[0072]

【数 6 】

$$\phi_{F} = \frac{C_{a} V_{a} + C_{0} V_{out} + Q_{F}}{C_{a} + C_{b} + C_{F} + C_{0}}$$
となり、 $\phi_{F} = V_{out}$ であることを考慮すると、
[0073]
[数7]

$$V_{\text{out}} = \frac{C_a V_a + Q_F}{C_a + C_b + C_E} \qquad \cdots (10)$$

となる。つまり、Coの効果は無視できるのである。V a と Vout の関係を図1 (f) に示す。 Va は前段のニ ューロンの出力であり、ニューロンが発火しているか、 していないかに応じて、それぞれ $V_a = V_{DD}$ 、もしくは  $V_a = 0$ となる。即ち、前段のニューロンが発火し、V

<sub>a</sub> = V<sub>pp</sub>となったときには、次段のニューロンへの入力 電圧Voutは、

[0074]

【数8】

$$V_{out} = \frac{C_a V_{DD} + Q_F}{C_{TOT}}$$

$$C_{TOT}' = C_a + C_b + C_E$$

$$= \frac{C_a}{C_{TOT}'} (1 + \frac{Q_F}{C_a V_{DD}}) \cdot V_{DD} \qquad \cdots (11)$$

$$C_{TOT}' = C_a + C_b + C_E \qquad (1 + \frac{C_a V_{DD}}{C_a V_{DD}} = 0.75]$$

$$[39]$$

となり、104のシナプス回路で発生する重みwは、

$$w = \frac{C_a}{C_{ror}}$$
 (1 +  $\frac{Q_F}{C_aV$ 動のニューロンに常に正のパ

となる。

【0076】一例として、 $C_a:C_b:C_E=8:1:$ 1と設計すると、 $C_a / C_{TOT}$  '=0.8となり、 $Q_F$ =0で、w=0.8となる。wの値を変更するには、Q Fの値を変化させればよく、これには電荷注入用の電極 114より、絶縁膜を介してフローティングゲート11 2に電子をFowler-Nordheim Tunnelingにより注入する ことにより、あるいは、フローティングゲートから電極 114に電子を放出することにより行う。

【0077】例えば電子注入を行って、 $Q_E < 0$ となれ ば、図1 (f) に示した様に $V_a = V_{DD}$ のときの出力レ ベルが下がり(13)式で表されるシナプスの加重値が 減少する。逆に、電子を放出して $Q_F > 0$ とするとwは 大きくなる。特に、 $Q_F = (C_b + C_E) V_{DD}$ とすれば w=1となり、最大の加重値を得ることができる。

【0078】このときは、 $V_a = 0$ 、即ち前段のニュー ロンが発火していないときにも、シナプス104は、

[0079]

【数10】

$$\frac{C_b + C_E}{C_a + C_b + C_E} \quad V_{DD}$$

(今の例では、0.2Vppに等しい)の出力を持つこと になる。つまり、このシナプスを介して結合している相

$$\phi_{F}' = V_{pp} - \frac{C_{b}}{C_{E} + C_{b}}$$

となる。

【0084】100ÅのSiO。薄膜にパルス印加とと もに約10Vの電圧がかかり、トンネリングによって電 子が電極114よりフローティングゲート112に注入 される。注入による電子数の時間変化の様子を模式的に 示したのが図1(h)であるが、パルス印加の初期に大 きく変化するが、その後は、ほとんど変化していないこ

CaVmのニューロンに常に正のバイアスをかける結果となり そのニューロンを発火しやすくする効果がある。しか し、従って、もしこのような動作が許されない回路であ れば $Q_F$  は常に負として用いるべきであり、 $w \le 0.8$ の範囲の値とすべきことになる。

【0.080】 $Q_F > (C_b + C_E) V_{DD}$ とした場合に は、加重値はw=1のままであり、この $V_p=0$ での出 力値(オフセット)だけが電荷量に比例して大きくなっ て行く。wの最大値として1をとり、しかも $V_a = 0$ で のオフセットをなくすシナプス回路の構成法は、本発明 の第4, 第5の実施例に示す。

【0081】次に、電子を注入する方法について説明す る。

[0082]まず、第1の方法は、 $V_a = V_E = 0$ と し、 $V_b$  端子109に図1(g)に示した様なパルスを 印加する。112と114の間に、例えば100Åの厚 さの熱酸化膜(SiO<sub>2</sub>)が設けられているとすると、  $V_{pp}$ は約20V程度とすればよい。パルス巾  $\tau$  を $R_c$  C aより十分小となるように接続部111の抵抗値Rcを 設定しておくと、フローティングゲート107の電位φ FはVbに印加されるパルスによって変化せず、フロー ティングゲート112の電位 (φ<sub>F</sub> 'と表す) のみが変 化し、

[0083]

【数11】

$$\phi_{F}' = V_{pp} - \frac{C_{b}}{C_{E} + C_{b}} = \frac{1}{2} V_{pp} - \cdots (14)$$

とが分る。これは、電子の注入によりフローティングゲ ートの電位 $\phi_F$  が下がり、 $SiO_2$  膜にかかっていた 電圧が減少するためである。

【0085】Fowler-Nordheim Tunnelingによる電流 I は、酸化膜両端にかかる電圧Vに対し、

$$\propto V^2 e x p (-b/V)$$

の依存性をもち、Vの減少とともに指数関数的に電流が

減少するからである。これは従来例に関し、図15 (b) で説明したのと同じ理由である。従って、パルス巾 $\tau$ を $\Delta$ nの立上りの時間より十分大きくとっておけば、一回の注入操作による電荷注入量をほぼ一定の値( $\Delta$ n $_{0}$ )とすることができる。

【0086】一回の注入後、 t=RCa 程度の時間を経

過すると112に注入された電荷は107の領域に流れ込み、十分時間が経過した後には $\phi_{\Gamma}$   $'=\phi_{\Gamma}$  となる。このときwの変化は(13)式より、

[0087]

【数12】

$$\Delta \mathbf{w} = - \frac{1}{C_{TOT}} \frac{\mathbf{q} \Delta \mathbf{n}_0}{V_{DD}} \cdots (15)$$

となり重みが減少する。逆に重みを増加させる。すなわち、電子を放出させるときは $V_b = V_a = 0$ とし、 $V_E$ に図1(h)に示したパルスを印加してやればよい。こ

のときwの変化は1回のパルスに対し 【0088】 【数13】

$$\Delta w = \frac{1 \quad q \Delta n_0'}{C_{T0T}' \quad V_{DD}} \cdots \qquad (16)$$

となり(但し $C_E=C_b$  の場合)、重みが増強される。  $\Delta n_o$  がは放出された電子の数であり、一般に $\Delta n_o$  と  $\Delta n_o$  がは等しくない。しかし例えばフローティングゲート 1 1 2 として  $N^+$  ポリシリコン、 $V_E$  端子(1 1 4)としてシリコンの  $N^+$  拡散層を用いればほぼ等しくなる。あるいは、必要に応じて注入時・放出時のパルスの高さをかえることにより、 $\Delta n=\Delta n_o$  としてもよい。

【0089】第1回目のパルス印加後、 $RC_a$ 程度以上の時間の経過後、再び同様のパルスを印加するとやはり (15) (16) 式に従ってwを連続的に変化させることができる。パルスの数を $N_{P_r}$ 書き換え前のフローティングゲート電荷の量を $Q_{FO}$ とすると、

【0090】 【数14】

$$w = \frac{C_a}{-} \left( 1 + \frac{Q_{F0} \mp N_P \Delta n_0}{-} \right) \cdots (17)$$

ここで-+はそれぞれ電子の注入、C施出に対応し、 $\Delta n$   $_{0}=\Delta n_{0}$  とした。

【0091】図1(i)は上で述べた重み変化を実験的に確かめるために試作したテストデバイスの構造を模式的に示したものであり、単体のトランジスタ115のフローティングゲート107に、図1(a)のシナプス回路と同様の原理で電荷注入を行えるようにしたものである。

【0092】実験結果を図1(j)に示す。パルスの数とともにほぼ直線的に $V_{TH}$ が変化していることが分かる。即ち、1パルス毎にほぼ一定量の電荷の注入もしくは放出が制御よく行われているのである。ここでパルス電圧の大きさは19.5 V、パルス巾は10 m s e c 、各パルスと各パルスの間隔は100 m s e c である。

【0093】このように、制御性よく電荷注入を行えるのは、フローティングゲート107とフローティングゲート112の間に高抵抗の接続部111を設けた結果であり、これが本発明の大きな特徴である。即ち、各パルス毎に一定量の電荷をフローティングゲート112に先ず注入する。次に、この電荷を高抵抗接続部111を介してシナプス回路104の主要ゲート電極であるフローティングゲート107にゆっくりと流し込んでやるので

**Cables** 一回のパルスで飽和するのは、112の部分のみであり、全体(112と107)が同時に飽和することは決してないのである。

【0094】その結果、各パルス毎にほぼ一定量の電荷を注入することが可能となった。つまり本発明によりはじめて、フローティングゲートへの電荷の注入あるいはフローティングゲート103の電荷の放出をいづれもパルスの個数によって正確に制御できるようになり、このことによりシナプスの加重値を精密に制御することが可能となった。

【0095】また、104の2つのvMOSを組合せた 構造により、高速に応答し、且つ、パワー消費の極めて 少ないシナプス結合が実現できたのである。しかも全体 として、たった2つのMOS型トランジスタにより一個 のシナプスが形成でき、従来の方法にくらべ大幅な回路 の簡略化が達成できたのである。これにより大規模なニューラルネットワークを容易に実現できるようになった のである。

【0096】次に、104のシナプス回路のフローティングゲートに電子を注入もしくは、放出する第2の方法について説明する。

【0097】これは、 $V_a$  ,  $V_b$  に独立の電圧を加え、

特定のシナプスのみ選択的に加重値の変更を行う方法であり、ニューラルネットワークに学習を行わせる際に非常に重要な方式である。

【0098】一例として、 $C_a:C_b:C_E=8:1:1$ 0場合を説明する。まず加重値の変更を行うシナプスでは $V_a=6.25$  V とし、それ以外のシナプスでは $V_a=0$ とする。これには信号線103の所定のもののみ1000の電位を与えればよい。1000の式より1000のでは、1000の式より1000のでは、1000のでは

 $\phi_{\rm F} = (8 \, V_{\rm a} / 10)$ 

となるので、
$$V_a=6$$
.  $25$  Vでは、 $\phi_F=5$  Vとなる。酸化膜両端の電圧が $5$  Vの条件では、 $100$  Åのトンネル酸化膜で、トンネリングは生じず、従ってキャリアの注入による重みの変化は生じない。

【0099】次に電子注入を行うシナプスにつながっている信号線110にのみ、10Vのパルス電圧を印加する。即ち、 $V_b$ に10Vのパルスを加えるのである。このとき、トンネル注入部のフローティングゲート112の電位 $\phi_B$ , の変化分 $\Delta\phi_B$ , は、(14)式より

【0100】 【数15】

$$\Delta \phi_{F}' = V_{pp} \frac{C_{b}}{C_{E} + C_{b}} = \frac{1}{2} V_{pp}$$

となる。

【0101】ここでは $\Delta \phi_F$ '=5 Vである。従ってV $_a$ =6. 25 Vの加えられているシナプスでは $\Delta \phi_F$ '=10 Vとなり、 $V_a$ =0 Vのシナプスでは $\Delta \phi_F$ '=5 Vとなる。つまり $V_a$ =6. 25 V、 $V_b$ =10 V (パルス) のシナプスでのみ加重の変更が行えるのである。

【0102】以上は電子注入により加重を減少させる場合について述べたが、電子放出により加重を増加させる場合も同様に行える。まず加重値を増加させるシナプスでは、 $V_a=3$ . 75Vとし、それ以外のシナプスでは $V_a=10$ Vとする。これには、信号線103の所定のもののみ3. 75Vの電位を与え、それ以外には10Vの電位を与えればよい。 $V_b=10$ V,  $V_E=10$ Vとするとフローティングゲートの電位は

 $\phi_{F} = (8 \text{ V a} + 2 \text{ 0}) / 1 \text{ 0}$ 

となるので、 $V_a=3$ . 75 Vでは、 $\phi_F=5$  V,  $V_a=10$  Vでは $\phi_F=10$  Vであり、トンネル酸化膜にかかる電圧 Vは、 $V_a=3$ . 75 V,  $V_a=10$  Vのそれぞれの場合に対しV=5 V, V=0 Vとなるため、10 0 A のトンネル酸化膜ではトンネル電流は流れない。

【0103】次に、加重増加を行うシナプスにつながっている信号線110についてのみ10Vのバイアス値をパルス的に0Vに落とす。この負のパルスによるフローティングゲート112の電位 $\phi_F$ , の変化分 $\Delta\phi_F$ , は、(14)式より $\Delta\phi_F$ , =-5Vとなる。

【0105】即ち、 $V_a=3.75V$ 、 $V_b=0V$ としたシナプスにおいてのみ選択的に加重値の変更が行われ

るのである。

【0106】以上の説明で用いた電圧の設定値や組合せはあくまで一例であり、方式の原理を説明するためのものである。従っていかなるバイアスのかけ方を用いてもよいことは言うまでもない。もちろん、 $V_E$ 端子114にパルスを印加する方式をとってもよいことは言うまでもない。

【0107】本発明のシナプスの回路を用いることにより、シナプスの加重変更に必要なパルス電圧の低減も実現できた。

【0108】従来は選択的変更を行うためには、20V という高電圧のパルスが必要であったが、電荷注入部のフローティングゲートを接続の抵抗R<sub>c</sub> によって切りはなしたため、制御ゲート(109)の制御性がよくなり、最大10Vで選択的変更が可能となったのである。大規模なニューラルネットワーク構成に極めて有利な特徴である。

【0109】接続部 $R_c$  の抵抗値に関しては次のように決めればよい。トンネリングによって、電子がフローティングゲート112に注入される時間を $\tau_p$  と表す。 $\tau_p$  としては、例えば、図1(h)で $\Delta$ n(t)=0.9  $\Delta$ no となる時間を目安としてもよい。あるいは、トンネル電流 i(t)がパルス印加直後の最大値に対し例えば1/10となる時間と定義してもよい。

【0110】また一方、注入部のフローティングゲート 112に注入された電荷が、トランジス部のフローティングゲート107に流れ込むのに要する時間は、時定数  $R_cC_a$  程度であるから、 $R_cC\gg \tau_P$  となるように  $R_c$  を決めてやればよい。トンネル接合部の動作抵抗  $r_t$  は、

【0111】iとVは、Fowler Nordheimの式 $i = AV^2 e \times p (-b/V)$  (19)と表されるから、

$$(\gamma_t)^{-1} = (2AV + Ab) exp(-b/V)$$
 (20)

となる。ここでVはトンネル部の絶縁膜両端にかかる電圧であり、例えば $V_R = 0$ ,  $V_h = V_{pp}$ として電子注入

$$\phi_{\rm F}$$
 (t) =

$$b / ln [exp {b/\phi_F (0)} + Abt/C_{TOT}]$$
 (21)

と表される。ここで、 $C_{TOT}=C_E+C_b$ , A, bは (20) 式中の定数で、絶縁膜材料や注入電極材料等で 決まる定数である。また  $\phi_F$  (0) は、 $V_{PP}$ の大きさの プログラム電圧をステップ関数状に  $V_P$  端子に印加した

を行う際には、 $V = \phi_F$  となり、

$$\phi_{F}$$
 (o) =  $\frac{C_{b} \cdot V_{PP}}{}$  (22)

 $\mathbf{C}_{\mathbf{F}}^{\phantom{\mathbf{F}}}+\mathbf{C}_{\mathbf{b}}^{\phantom{\mathbf{F}}}$ で与えられる。  $\mathbf{t}$  は、プログラム電圧印加後の時間である。

【0113】 (21) 式に従って $\phi_F$  (t) (=V) は  $\gamma_T$  ( $C_E$  + $C_D$ ) 《  $R_C$   $C_D$ 

が成立つようにとればよい。

$$r_T < R_C$$

であることが必要条件であり、望ましくは $\gamma_{\tau} \leq R_{c}$ であるが、必要に応じていかなる値をとってもよいことは明らかである。

【0115】通常 $C_a > C_E + C_b$  と設定することが多いので、(24)式を満たしておれば、ほぼ(23)式の関係を満たすことになる。 $R_c$  を実現する方法としては、例えば112, 107として、 $N^+$  ポリシリコンを用い、接続部111には、高抵抗ポリシリコンを用いてもよい。あるいは112, 107をすべて高抵抗ポリシリコンを用いてもよいことは言うまでもない。

【0116】(第2の実施例)図2は、本発明の第2の 実施例を示す図面であり、フローティングゲート部の構 造のみを模式的に示してある。

【0117】201,202は、例えば $N^+$  ポリシリコンで形成したフローティングゲートであり、図1(e)の112,107にそれぞれ対応している。203はP型のポリシリコンであり、その上部にはゲート絶縁膜204を介して電極205が設けられている。

【0118】即ち、接続部(図1(e)の111に相当)がポリシリコンの薄膜トランジスタ(TFT)で形成されているのである。トンネル注入時には $V_c=0$ としてこの接合部のTFTをOFFとするが、注入終了後には $V_c=V_{DD}$ としてTFTをONし、すみやかに電荷を201より202へ移動させるのである。1回のパルス印加後、次のパルス印加までの間に十分長い時間をとる必要ないため、シナプスの加重変更が迅速に行えるという特徴がある。

【0119】本実施例は $N^+$ ポリシリコンとP型ポリシリコンの組合せで説明したが、これは例えば $N^+$ ポリシリコンとN型ポリシリコン、あるいは201, 202に $P^+$ ポリシリコン、203にN型あるいはP型のポリシ

時間とともに減少するが、これとともに  $\mathbf{r}_{\mathsf{T}}$  は (20) 式より極端に大きくなることが分かる。  $\mathbf{R}_{\mathsf{C}}$  を決める条件は、 $\mathbf{0} < \mathbf{t} < \mathbf{\tau}_{\mathsf{P}}$  の時間において

(23)

【0114】即ち一般的に言って

(24)

リコンを用いてもよいことはいうまでもない。

【0120】また $V_a$ に前段のニューロンの出力が入力され、シナプス回路として動作しているときも $V_c=0$ として203のスイッチをOFFしてやればRC時定数で電荷が変化し、動作中に重みが変化することもなくなり動作精度を上げることができる。

【0121】(第3の実施例、第4の実施例) 次に本発明の第3、第4の実施例をそれぞれ図3(a)、図3(b)に示す。

【0122】第1の実施例(図1(a))ではNチャンネル型とPチャンネル型の2つのvMOS105、106が互いにフローティングゲートを共用していたが、これは片方のみをvMOSとし、他方を通常のMOSトランジスタとしてもよい。

【0123】図3(a)の第3の実施例は、NMOS301のみを $\nu$ MOSとした場合であり、PMOS302は通常のMOSトランジスタとなっている。そのゲート電極303はたとえば制御信号 $\phi_c$ でコントロールする。 $\phi_c=0$ のときはPMOS302がONし、出力端子304を0Vにリセットする。シナプス回路として働かせるときは $\phi_c=V_{DD}$ とする。従って $\phi_c$ は $V_a$ と同じ信号を用いてもよい。即ち、303は103に接続してもよい。

【0124】図3(b)の第4の実施例は、PMOS305のみを $\nu$ MOSとした場合を示している。これらの方式は、P-wellあるいはN-wellのバイアス電圧の加え方が簡単になるというメリットをもっている。P-well方式では図3(a)の方式が、N-well方式では図3(b)の方式が適している。つまりトランジスタ301、305等の形成されているウェルの電位をそれぞれ $V_{SS}$ (0 V)、 $V_{DD}$ に固定するのでは

なく、 $V_{out}$  端子と接続することにより、トランジスタのバックバイアス効果による閾電圧の増加を防ぐことができるのである。

【0125】(第5の実施例、第6の実施例)次に本発明の第5、第6の実施例を図4(a)、図4(b)にそれぞれ示す。図4(a)の第5の実施例では、加重値のデータをたくわえているNチャネル型の $\nu$  MOS401がNMOS402とPMOS403にはさまれた形の回路となっている。これらの2つの通常のMOSトランジスタのゲートは同一の制御信号 $\nu$ 。でコントロールされている。 $\nu$ 。=0はリセットモードであり出力端子404は通にNMOS402で接地され、 $\nu$ 001 =0となっている。

【0126】ここで本発明の実施例で重要なことは、P MOS403がOFFしていることであり、リセットモードで直流電流が流れることがなく消費電力低減に非常に有利となっている。

【0127】図3 (a)、(b)の回路では、 $\nu$ MOS301あるいは305がフローティングゲートにそれぞれ正もしくは負の電荷が注入され、テプレションモードとなっている場合にはリセットモードで貫通電流が流れ消費電力が増大してしまう。従って、第3、第4の実施例では、それぞれ正もしくは負の電荷を保持することは好ましくなかった。さらに図1 (a)の回路では、 $Q_F$ >0のとき、図1 (f)で述べた $V_a$ =0でのオフセットが生じる問題があった。これらすべてがこの第5の実施例では解決されているのである。

【0128】Q<sub>F</sub>を正で大きな値とし、w=1としてもオフセットが生じないし、またリセットモードで貫通電流が流れることは、いかなる場合にも発生しないという大きな特徴をもっている。

【0129】 $\phi_c$ はリセットモードでは $V_{DD}$ 、シナプスとして働かせるときは0 Vとなる信号を用いればよい。また $\phi_c$ は、独立の信号ではなく、前段のニューロンの出力を反転させた信号線につないでおいてもよい。ニューロンがクロックと同期してクロックがHIGHのときのみ0 又は1 の出力を出し、それ以外のときには0 を出力しているのであればこの方式が簡単である。こうした場合、 $V_a$  は必ずしもニューロンの出力線10 3 に接続する必要はなく、一定の電位を与えておいてもよい。たとえば常に $V_{DD}$ に固定しておいてもよい。

【0130】図4(b)に示した第6の実施例は、第5の実施例のNチャネルνMOS401の代わりにPチャネルνMOS405を用いたものである。いずれの構成を用いてもよいことは言うまでもない。

【0131】上記第5、第6の実施例はそれぞれP-well、N-wellに用いた場合には、vMOS401、405の形成されているウェルの電位を $V_{out}$ 端子404、406と接続することができ、これらのトランジスタのバックバイアス効果による閾値の変動をなくす

ことができるため、シナプスの重みをさらに正確に決定 できる。

【0132】(第7の実施例)図5は本発明の第7の実施例を示す半導体装置の断面を表す図面であり、例えば図4(a)の回路をN-wellプロセスで実現させたときに、NチャネルνMOS401のバックバイアス効果を有効に防止する方法を示している。

【0133】P型のシリコン基板501は通常0Vにア ースされているためNチャネルッMOS502(図4

(a) の401) の基板503は、V<sub>out</sub> 端子504と 接続できないが、本実施例では、503と501の間に N型のバッファー層505をはさむことにより解決して いる。

【0134】505は503と同変位に接続されている 為、両者の間に電流は流れない。また505と501は 常に逆バイアス状態となっているため電流は流れないの である。

【0135】本実施例は、NチャネルッMOSの場合について述べたが、例えば図4(b)のPチャネルッMOS405にも同様の構成が用いられることは言うまでもない。この場合は、V<sub>DD</sub>にバイアスされたN型基板中のN型のウェルをP型のバッファー層が囲む形となる。

【0136】本発明の第1の実施例、図1(a)の回路では、例えばPウェル方式で実現するには、NチャネルッMOS105にこのような二重ウェル方式を採用し、NチャネルッMOS105、PチャネルッMOS106共にそのウェルの電位をVout に接続することができる。

【0137】Nウェル方式の場合はPMOSに二重ウェルを採用することになる。 NMOS、PMOSがそれぞれ互いに分離された絶縁基板上のシリコンアイランド内に形成されるSOIデバイスでは、このようなウェル構造が不要であることは言うまでもない。

【0138】さらに基板を必ずしもVout と接続する必要はない。基板バイアス効果が入った状態でも正確に動作させることは可能であり、何ら問題の生じることはない。

【0139】 (第8の実施例) 図6 (a) は本発明の第8の実施例を示す回路の構成図面である。

【0140】 $v_1^1$ 、 $v_1^2$ 、…、 $v_1^n$  は第1層のn個のニューロン群を表しており各々は図1(a)の101と同様の回路を有している。 $v_{11}^1$ 、 $v_{112}^2$ 、…、 $v_{111}^n$ 、及び $v_{111}^1$ 、 $v_{111}^2$ 、…、 $v_{1111}^n$  はそれぞれ第2層のn個のニューロン群、第3層のm個のニューロン群をあらわしている。各ニューロンはすべて101と同様の構造を有している。 $O_1^1$ 、 $O_1^2$ 、…、 $O_1^n$  は第1層のニューロンからの出力線であり、図1(a)の103の信号線に対応している。

【0141】また $I_{II}^{1}$ 、 $I_{II}^{2}$ 、…、 $I_{II}^{n}$  は第2層 のニューロン群への入力線であり、図1(a)の102

 $a \sim 102$  dのフローティングゲートに相当している。  $O_{II}^{1}$  、 $O_{II}^{2}$  、 $O_{II}^{3}$  、…、 $O_{II}^{n}$  は第2層のニューロン群の出力線であり、601a、601b 等の配線を介して第3層のニューロン群の入力線と結合している。 また602a、602b、等の配線により、第1層ニューロン群の出力線と平行の配線603a、603b 等に接続されており、フィードバックループを形成している。

【0142】604a、604b等はシナプス結合回路 であり、例えば図1(a)の104に対応している。

【0143】本実施例では、3層のニューロン群からなる神経回路網のレイアウトを示したものであるが、本発明によると、2次元的に規則正しく配列することにより神経回路を構成することができ、LSI化にとって極めて有利であることが分る。

【0144】図6(b)は、同図(a)を簡略化して示したものである。 $6050v_I$ (n)は第1層のニューロン群を表しておりnはn個のニューロンからなることを意味している。6060S(2n, n)は2n個の出力(第1層のn 個の出力と第2層のn 個の出力がフィードバックされたもの)とn 個の第2層への入力とを結びつけるマトリクス状に配置されたシナプス群を表しており、シナプスマトリクスと呼ぶ。6070矢印は信号の流れを表している。6080矢印はn 個の出力がフィードバックされていることを表している。このような標記法を用いれば、もっと複雑な神経回路網をも簡単に表現することができる。

【0145】 (第9の実施例) 図7 (a) は、図6

(b) の標記法を用いて表現した 4 層の神経回路網であり、本発明の第9の実施例である。ここで I (n) は入力バッファー層であり、同図 (b) に示したように n 個の増幅器からなっており、「0」または「1」の 2 進信号の入力  $I_1$ 、  $I_2$ 、…、 $I_n$  をそれぞれ 0 V D  $I_1$  、 $I_2$  、…、 $I_n$  をそれぞれ  $I_1$   $I_2$  、  $I_2$  、  $I_2$  、  $I_3$  をそれぞれ  $I_4$   $I_5$  を  $I_5$  のレベルとして出力する回路である。 図  $I_5$   $I_5$  の  $I_5$  の

【0146】 (第10の実施例) 次に本発明の第10及 び第11の実施例をそれぞれ図8(a)、(b)に示 す。

【0147】図8(a)において801は図1(a) 101で表されるニューロン回路である。802はそのフローティングゲートであり、803a、803b、803cは、例えば図1(a)の104のようなシナプス回路の出力線である。

【0148】本実施例では、フローティングゲート80

2がスイッチングトランジスタ803を介して接地されている。これは安定したニューロン動作を実現するためであり、例えばホットエレクトロン注入等によりフローティングゲート内に注入された電荷を、φ<sub>m</sub>の信号でトランジスタ803を導通させ、イニシャライズする機能を装備したものである。回路の信頼性を向上させる上で有効な方法である。

【0149】(第11の実施例)さらに図8(b)の第11の実施例は、トランジスタ803を介して信号電圧 $V_m$  に接続されている。 $V_m$  の値を適宜設定することにより、所定の電荷 $Q_r$  をフローティングゲート802に与え、ニューロンの発火する閾値を任意の値に設定することができる。ニューロンの機能変更を自在に行うことができ、さらに高度なニューラルネットワークの構成が可能である。

【0150】シナプス結合の大きさを決める要因として、例えば図1 (a) のコンデンサ $C_a$  の大きさも重要である。 $C_a$  は大きい程ノイズマージンが大きくなるが、その為には電極108 の面積を大きくしなければならない。面積を増やすことなく大きな容量を実現するためには、 $Ta_2O_5$ 、 $Al_2O_3$ 等の高誘電体材料を電極108とフローティングゲート107の間の絶縁膜として用いればよい。

【0151】また、ニューロン回路101においても入力ゲートとフローティングゲート間の絶縁膜はやはり高誘電体材料を用いるのがよい。これによりシナプス出力とニューロン入力との結合部の面積を小さくすることができる。フローティングゲートの電位変化は通常入力ゲートの容量 $C_1$ とフローティングゲートと基板間の結合容量 $C_0$ の比 $C_1$ / $C_0$ で決まる。従って $C_1$ は大きく、 $C_0$ は小さくすることが望ましい。

【0152】即ちコントロールゲートとフローティングゲート間には高誘電体絶縁膜を用い、フローティングゲートと基板間には例えば従来のSiO<sub>2</sub>のように比較的誘電率の小さな材料を用いるのがよい。

#### [0153]

【発明の効果】本発明によれば、、少数の素子によってシナプス結合が構成でき、しかも電力消費が非常に少ないため、神経回路網の高集積化、低電力化が可能となる。さらに高精度のシナプス加重値の変更が可能となり、これによって初めて実用的なレベルのニューロンコンピュータチップを実現することができるのである。

#### 【図面の簡単な説明】

【図1(a)】第1の実施例を示す回路図。

【図1(b)】フローティングゲート107を入力端子 $V_{in}$ として独立させた回路図。

【図1 (c)  $I_N$  ,  $I_P \& V_{GS}$ の関係を示すグラフ。

【図1(d)】  $I_N$ ,  $I_P$ の特性を示すグラフ。

- 【図1 (f)】 VaとVautの関係を示すグラフ。
- 【図1 (g)】 V<sub>b</sub> 端子に印加するパルス図。
- 【図1 (h)】フローティングゲート112に注入される電子数の時間変化の様子を模式的に示したグラフ。
- 【図1(i)】重み変化を実験的に確かめるために試作したテストデバイスの構造を模式的に示した図。
- 【図1 (j)】図1 (i)のデバイスを用いた実験の実験結果を示すグラフ。
- 【図2】第2の実施例を示し、フローティングゲート部の構造を模式的に示した図。
- 【図3】図3 (a) は第3の実施例を示す回路図、図3 (b) は、 第4の実施例を示す回路図。
- 【図4】図4 (a) は第5の実施例を示す回路図、図4 (b) は第6の実施例を示す回路図。
- 【図5】第7の実施例を示す半導体装置の断面概念図。
- 【図6(a)】第8の実施例を示す回路の構成図。
- 【図6(b)】図6(a)を簡略化して示した図。
- 【図7】第9の実施例に係り、図7(a)は図6(b)の標記法を用いて表現した4層の神経回路網を示し、図7(b)はn個の増幅器からなる入力バッファー層I(n)を示す。
- 【図8】図8(a)は第10の実施例を示し、図8
- (b) は第11の実施例を示す。
- 【図9】脳の基本単位の構成をモデル化した図。
- 【図10】図10 (a) は1つの神経細胞、すなわち1 個のニューロンの機能を説明する概念図、図10 (b) は ZとV<sub>の以ま</sub>の関係を表したグラフ。
- 【図11(a)】 ν MO S 構造の一例を示す簡略化した 概念図
- 【図11(b)】図11(a)の構造をさらに簡略化した図。
- 【図11(c)】図11(a)のニューロン素子を用いたインバーター回路図。
- 【図11(d)】図11(c)の回路における $V_{out}$ ,  $V_{in}$ をZの関数として示したグラフ。
- 【図12(a)】CMOSニューロンゲートの断面構造を模式的に表した図。
- 【図12(b)】1個のニューロン回路を構成示す回路図。
- 【図13】従来技術によるvMOSトランジスタを用いたシナプス結合も含むニューロン回路の基本構成の一例を示す回路図。
- 【図14】図14(a)は可変抵抗の実現方法の一例を示し回路図、図14(b)は V<sub>GG</sub>の値を制御する一例を示す回路図。
- 【図15】図15(a)はトンネル接合を有する $E^2P$  ROMセルの閾電圧( $V_{TH}$ )を、データ書き込み用のパルスの数の関数として示したグラフデアリ、図15
- (b) は正のプログラム電圧をステップ関数的に印加したときの、フローティングゲートに注入される電子の数

- (n) の時間変化の様子を示したグラフ。 【符号の説明】
- 101 ニューロン回路、
- 102a~102d 、ニューロン回路の入力端子、
- 103 出力線(ニューロンの出力信号を伝える配線)、
- 104 シナプスの働きをする回路(シナプス回路)、
- 105 NチャネルのvMOS、
- 106 PチャネルのνMOS、
- 107 フローティングゲート、
- 108 入力ゲート、
- 109 入力ゲート(制御ゲート、端子)、
- 110 シナプスの重み変更用の信号線、
- 111 抵抗(接続部)、
- 112 フローティングゲート、
- 113 絶縁膜、
- 114 荷注入用の電極、
- 201, 202 フローティングゲート、
- 203 P型のポリシリコン、
- 204 ゲート絶縁膜、
- 205 電極、
- 301 トランジスタ、
- 302 PMOS.
- 304 出力端子、
- 305 PMOS,
- 401 チャネル型のvMOS、
- 402 NMOS,
- 403 PMOS,
- 404 出力端子、
- 405 ν MOS、 406 V<sub>out</sub> 端子、
- 501 P型のシリコン基板、
- 502 NチャネルνMOS、
- 503 基板、
- 504 Vout 端子、
- 505 バッファー層、
- 601a, 601b 配線、
- 602a, 602b 配線、
- 603a, 603b 配線、
- 604a, 604b シナプス結合回路、
- 605 第1層のニューロン群、
- 801 ニューロン回路、
- 802 フローティングゲート、
- 803a, 803b, 803c シナプス回路の出力 線、
- 802 フローティングゲート、
- 803 トランジスタ、
- 901a, 901b, 901c ニューロン、
- 902a, 902b, 902c 神経繊維、
- 903a, 903b, 903c シナプス結合、

1101 シリコン基板、

1102, 1103 ソース及びドレイン、

1104 ゲート絶縁膜、

1106 フローティングゲート、

1107 絶縁膜、

1108 入力ゲート、

1110, 1111 インバータを構成するための抵抗、

1112 NMOSトランジスタ、

1201 シリコン基板、

1202 ウェル、

1203a ソース、

1203b ドレイン、


1204a ソース、

12046 ドレイン、


1205 フローティングゲート、

1206a~d 入力ゲートの電極、

【図1a】



【図1e】



1207, 1208 絶縁膜、

1209 フィールド酸化膜、

1210 CMOSニューロンゲート、

1211 CMOSのインバータ、

1212 NMOSトランジスタ

1213 PMOSのトランジスタ、

1214 ニューロン回路の出力端子、

1301 ニューロン回路、

1302 他のニューロンの出力信号を伝える配線、

1303 シナプス結合回路、

1304 NMOSトランジスタ、

1305 ゲート電極、

1306 ソース、


1307 結線、

1401 MOSトランジスタ、


1402 バイナリーカウンタ、


1403 D/Aコンバータ。


【図1b】





【図1c】













































(a)





# フロントページの続き

(72)発明者 大見 忠弘

宮城県仙台市青葉区米ケ袋2-1-17-301

(72)発明者 藤田 修

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内

(72)発明者 森江 隆

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内

雨宮 好仁 (72)発明者

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内